在Verilog HDL中，可以在A模块中调用B模块，在B模块中调用A模块。